Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los micro...

Descripción completa

Guardado en:

Detalles Bibliográficos
Autores principales:	José Isaza-González, Alejandro Serrano-Cases, Felipe Restrepo-Calle, Sergio Cuenca-Asensi, Antonio Martínez-Álvarez
Formato:	article
Lenguaje:	ES
Publicado:	Editorial Universitaria 2017
Materias:	commercial-off-the-shelf (cots) depuración integrada en el chip efectos de la radiación fiabilidad de microprocesadores inyección de fallos errores lógicos Biotechnology TP248.13-248.65
Acceso en línea:	https://doaj.org/article/e6363de25579401497d06314ac7f75b4
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

id	oai:doaj.org-article:e6363de25579401497d06314ac7f75b4
record_format	dspace
spelling	oai:doaj.org-article:e6363de25579401497d06314ac7f75b42021-11-16T19:09:10ZEvaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip1680-88942219-6714https://doaj.org/article/e6363de25579401497d06314ac7f75b42017-06-01T00:00:00Zhttps://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432https://doaj.org/toc/1680-8894https://doaj.org/toc/2219-6714Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los microprocesadores actuales, además del depurador estándar de GNU (GDB) para la ejecución y depuración de los programas de pruebas. Los experimentos desarrollados sobre microprocesadores reales, así como en las máquinas virtuales, demuestran la viabilidad y la flexibilidad de la propuesta como una solución de bajo costo para evaluar la fiabilidad de los microprocesadores COTSJosé Isaza-GonzálezAlejandro Serrano-CasesFelipe Restrepo-CalleSergio Cuenca-AsensiAntonio Martínez-ÁlvarezEditorial Universitariaarticlecommercial-off-the-shelf (cots)depuración integrada en el chipefectos de la radiaciónfiabilidad de microprocesadoresinyección de falloserrores lógicosBiotechnologyTP248.13-248.65ESRevista de I + D Tecnológico, Vol 13, Iss 1, Pp 5-14 (2017)
institution	DOAJ
collection	DOAJ
language	ES
topic	commercial-off-the-shelf (cots) depuración integrada en el chip efectos de la radiación fiabilidad de microprocesadores inyección de fallos errores lógicos Biotechnology TP248.13-248.65
spellingShingle	commercial-off-the-shelf (cots) depuración integrada en el chip efectos de la radiación fiabilidad de microprocesadores inyección de fallos errores lógicos Biotechnology TP248.13-248.65 José Isaza-González Alejandro Serrano-Cases Felipe Restrepo-Calle Sergio Cuenca-Asensi Antonio Martínez-Álvarez Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
description	Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los microprocesadores actuales, además del depurador estándar de GNU (GDB) para la ejecución y depuración de los programas de pruebas. Los experimentos desarrollados sobre microprocesadores reales, así como en las máquinas virtuales, demuestran la viabilidad y la flexibilidad de la propuesta como una solución de bajo costo para evaluar la fiabilidad de los microprocesadores COTS
format	article
author	José Isaza-González Alejandro Serrano-Cases Felipe Restrepo-Calle Sergio Cuenca-Asensi Antonio Martínez-Álvarez
author_facet	José Isaza-González Alejandro Serrano-Cases Felipe Restrepo-Calle Sergio Cuenca-Asensi Antonio Martínez-Álvarez
author_sort	José Isaza-González
title	Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_short	Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_full	Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_fullStr	Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_full_unstemmed	Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip
title_sort	evaluación de la fiabilidad de microprocesadores cots mediante las infraestructuras de depuración on-chip
publisher	Editorial Universitaria
publishDate	2017
url	https://doaj.org/article/e6363de25579401497d06314ac7f75b4
work_keys_str_mv	AT joseisazagonzalez evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip AT alejandroserranocases evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip AT feliperestrepocalle evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip AT sergiocuencaasensi evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip AT antoniomartinezalvarez evaluaciondelafiabilidaddemicroprocesadorescotsmediantelasinfraestructurasdedepuraciononchip
_version_	1718426139878227968

Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Ejemplares similares