Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Este artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los micro...

Description complète

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	José Isaza-González, Alejandro Serrano-Cases, Felipe Restrepo-Calle, Sergio Cuenca-Asensi, Antonio Martínez-Álvarez
Format:	article
Langue:	ES
Publié:	Editorial Universitaria 2017
Sujets:	commercial-off-the-shelf (cots) depuración integrada en el chip efectos de la radiación fiabilidad de microprocesadores inyección de fallos errores lógicos Biotechnology TP248.13-248.65
Accès en ligne:	https://doaj.org/article/e6363de25579401497d06314ac7f75b4
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Soyez le premier à ajouter un commentaire!

Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

Documents similaires